PATENT ABSTRACTS OF JAPAN

(11) Publication number: 59063095 A

(43) Date of publication of application: 10.04.84

(51) Int. CI

G11C 11/56 G11C 17/00

(21) Application number: 57172151

(22) Date of filing: 30.09.82

(71) Applicant:

FUJITSU LTD

(72) Inventor:

SUZUKIYASUO

NAGASAWA MASANORI

HIRAO HIROSHI


(54) SEMICONDUCTOR STORAGE DEVICE

(57) Abstract:

PURPOSE: To attain a very high-precision comparison reference voltage having no variance of production, by using transistors TRs having the same constitution as memory cell TRs to generate a comparison reference voltage of a sense circuit.

CONSTITUTION: The output of a selected memory cell is applied to sense amplifiers SA_1 , SA_2 , and SA_3 simultaneously through a column gate TR QCG. They have the same constitution and have the same circuit constitution as an ordinary sense amplifier which generates "H"-level (logical "1") or "L"-level (logical "0") output in accordance with the result of the comparison between the cell output voltage given from the real cell side and the comparison reference voltage given from the dummy cell side. Since TRs having the same channel width and channel length as memory cell TRs are connected in series and parallel to constitute a dummy cell in the sense amplifier, the high-precision comparison reference voltage having no variance of production is generated.

COPYRIGHT: (C)1984, JPO& Japio



⑨ 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭59—63095

⑤ Int. Cl.³ G 11 C 11/56 17/00

識別記号

101

庁内整理番号 8219—5B ④公開 昭和59年(1984) 4月10日

6549—5B

発明の数 1 審査請求 未請求

(全 4 頁)

匈半導体記憶装置

20特

願 昭57-172151

②出 願 昭57(1982)9月30日

⑫発 明 者 鈴木保雄

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 長沢正憲

川崎市中原区上小田中1015番地 富士通株式会社内

⑩発 明 者 平尾浩

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木朗

外3名

明 細 萄

1. 発明の名称

半導体記憶裝置

2. 特許請求の範囲

1. 3以上の互いに異なるN個の電圧値のうちの1つの電圧値を出力するメモリセルと、互いに降り合う前記各電圧値の中間電圧値をそれぞれ発生するN-1個の基準電圧発生回路と、該各基準電圧発生回路の出力電圧と違択されたメモリセルの出力電圧とを比較増額するN-1個のセンスの出力電圧とを比較増額するN-1個のセンスの出てとを備え、前記各基準電圧発生回路が、N個の前記電圧値のうち互いに降り合う2つの電圧値をそれぞれ出力するメモリセルのトランジスタと同一構成のトランジスタをそれぞれ2個直列に接続した回路を並列に接続して成るダミーセルを含んで構成されていることを特徴とする半導体記憶接位。

- 3. 発明の詳細な説明
- (1) 発明の技術分野

本発明はN(ただしN≥3)値レベル方式のメモ

リセルによって 構成される半導体記憶装置、特に 不揮発性半導体記憶装置に関する。

(2) 技術の背景

一般にメモリセルは2値レベルを出力するように構成されており、これにより1セルで1ピットの情報を記憶する。しかしながら、記憶装置の集積度を上げるため1セルで2ピット以上の情報を記憶させたい要望があり、3値以上の多値レベルを択一的に出力するようにしたメモリセルが登場している。例えば、エレクトロニクス(Electronics) February 24,1981,P100~P103,Electronics June 30,1982,P81~P82及びIEEE Journal Of Solid State Circuits,Vol SC-16, K5, October 1981 には、4値レベル式のメモリセルにより集積度を向上させたIMMが開示されている。4値レベルであれば、1セルに2ピットの情報が記憶されることはいうまでもない。

(3) 従来技術と問題点

このような多値(N値)レベル式メモリセルを 用いた記憶装置では、メモリセルから出力される 電圧がN値レベルのうちのどのレベルにあるかを 検出するため、即ちセル内の情報検出のため、 N-1個の比較基準レベルを作成する必要がある がN個の各レベル間にこれらの比較基準レベルを 正確に設定することはメモリ製造上のパラツキか らいって非常に難しい。特に、レベル数 N が大き くなるとこの問題はより深刻となる。

(4) 発明の目的

従って本発明は上述の問題点を解決するものであり、本発明の目的は、多値レベル式メモリセルの情報検出を行う際に用いられる複数の比較基準 電圧を発生する回路について、バラッキを起すことなくかつ容易に製造でき、これにより、精度の 高い比較基準電圧を供給できるようにした半導体 記憶装置を提供することにある。

(5) 発明の構成

上述の目的を遊成する本発明の特徴は、3以上の互いに異なるN個の電圧値のうちの1つの電圧値を出力するメモリセルと、互いに隣り合う前記各電圧値の中間電圧値をそれぞれ発生するN-1

本実施例においてメモリセルは、チャネル幅が Wo,W1,W2.W3の4種のうちいずれか1つの構成の トランジスタから成っている。

図において、さらに、Qcoはコラムゲートを構成するMOSトランジスタ、LDMcはロード回路であり、SA1,SA2,SA3はセンスアンプ、OB1,OB2,OB3は各センスアンプの出力を受け取る出力パッファ、ORはオアゲート、REF1,REF2,REF3は 基準抵圧発生回路をそれぞれ示している。

選択されたメモリセルの出力は、コラムゲートトランシスタQccを介して各センスアンプSA1、SA2、SA3に同時に印加される。これらのセンスアンプSA1、SA2、SA3は互いに全く同じ構成であり、例えば、センスアンプSA1の部分に示す如く、リアルセル側から与えられるセル出力電圧とダミーセル側から与えられる比較基準電圧との大小により"H"レベル(論理"1")、"L"レベル(論理"0")の出力を発生する通常のセンスアンプと全く同じ回路構成となっている。

基準電圧発生回路 REF1は、センスアンプ SA1 に

個の基準電圧発生回路と、該各基準電圧発生回路 の出力電圧と選択されたメモリセルの出力電圧と を比較増幅するN-1 個のセンスアンプとを備え、 前記各基準電圧発生回路が、N 個の前記電圧値の うち互いに降り合う2つの電圧値をそれぞれ出力 するメモリセルのトランジスタと同一構成のトラ ンジスタをそれぞれ2個商並列に接続して成るこ とにある。

(6) 発明の実施例

以下図面を用いて本発明を詳細に説明する。 図は本発明の一実施例の一部を表わしている。 この例は、4値レベル方式のマスク ROMに関する ものであり、図には選択された1つのメモリセル、 ダミーセル及びセンス回路のみが示されている。

同図において、Qmcはメモリセルを構成する
MOSトランシスタであり、4値レベルのうちのいずれか1レベルの情報が格納されている。セルトランシスタQmcのレベル設定は、MOSトランシスタのチャネル幅あるいはチャネル長等を変えてコンダクタンス gmを変えることによって行われる。

Vref1 なる比較基準低圧を供給する。今、チャネル幅Wo,W1,W2,W3 それぞれのMOSトランジスタからなるメモリセル出力低圧をそれぞれVmco,Vmc1,Vmc2,Vmc3とすれば、Vref1はVmco > Vref1 > Vmc1 に設定され、望ましくは、Vref1 = Ymc0 + Vmc1 に設定される。同様に基準低圧発生回路 REF2,REF3 から各センスアンプSA2,SA3にそれぞれ供給される比較発準低圧 Vref2,Vref3は、次の如く設定される。即ち、Vmc1 > Vref2 > Vmc2 、望ましくはVref2 = Vmc1 + Vmc2 、Vmc2 > Vref3 > Vuc3 、望ましくはVref2 = Vmc1 + Vmc2 、Vmc2 > Vref3 > Vuc3 、望ましくはVref3 = Vmc2 + Vmc3 と の設定される。

上述の如き比較悲遊館EVref1,Vref2,Vref3を形成するため、各基準地圧発生回路には、次の如き工夫が成されている。まず基準単圧発生回路REF1で説明すると、ダミーセルを構成するMOSトランジスタQp11,Qp12,Qp13,Qp14のうち、Qp11及びQp12は、チャネル幅Woのメモリセルトラ

6.

ンジスタと全く同じ傾成となっており、QD13及びQD14 は、チャネル幅W1のメモリセルトランジスタと全く同じ傾成となっている。即ち、QD11及びQD12 のチャネル幅W(QD11),W(QD12)はW(QD11) = W(QD12) = W(、同様にW(QD13) = W(QD14) = W1となっている。従って、8mもそれぞれ対応するメモリセルトランジスタと同じである。そして、このようなダミーセルトランジスタQD11及びQD12を随列接続し、一方、QD13及びQD14を直列接続し、直列接続したと本の腕を互いに並列接続することによりダミーセルを解成している。もちろん、トランジスタQD10はコラムケートトランジスタQCQ と全く同じものである。

他の基準選圧発生回路 REF₂, REF₃においてもダミーセルを認成するダミーセルトランジスタが同様の構成となっている。即ち、チャネル幅が、W(Q_{D21})=W(Q_{D22})=W₁,W(Q_{D23})=W(Q_{D24})=W₂,W(Q_{D31})=W(Q_{D32})=W₂,W(Q_{D33})

プルとする。ただし、山力パッファ OB1及び OB3 はイネーブル信号が印加されないとき、 その出力を" 0 "とする。

以上の論理を表にまとめると次の如くなる。

チャル幅	セル	OB₂ 出力	OB ₁ 出力	OB ₃ 出力	OUT 2	OUT 1
w _o	VMCD	0	Ö	-	. 0	0
W ₁	V _{MC1}	0	1	_	0	1
W ₂	V _{MC2}	1	-	0	1	0
W ₅	V _{MC3}	1	-	1	1	1

(7) 発明の効果

以上詳細に説明したように本発明によれば、メモリセルトランシスタと全く同じ構成のトランシスタを用いてセンス回路の比較基準電圧を形成しているため、製造パラツキに強い精度の非常に高い比較基準電圧を得ることができ、しかもその製造が容易である。従って、レベル数をより高くした場合にも正確なセンス動作が期待でき、メモリの集積化をよりいっそう高めることが可能となる。

=W(Qn 54)=W5 となっている。また、トランジスタQn 20及びQn 50 はコラムゲートトランジスタQccと、ロード回路 LD 2及び LD 3はロード回路 LD MC と全く同じ構成である。

上述したように、メモリセルトランジスタと全く同じ構成(同チャネル幅、同チャネル長)のトランジスタ(従って gm が同じ)を直並列に接続してダミーセルを构成しているため、製造パラツキのない非常に特度の高い比較基準電圧を発生することができるのである。

次に、名センスアンプ SA1, SA2, SA3 の検出出 力から2 ピットのバイナリ信号を作成する部分の 解成及び動作を説明する。

出力パッファ OB1 及び OB3 の出力はオアゲート OR IC 印加されて 2 ピットパイナリ信号の 下位ピット出力 OUT1 を生じ、出力パッファ OB2 の出力はそのまま上位ピット出力 OUT2 となる。センスアンプ SA2 の出力が"1"の場合、出力パッファ OB2 は出力パッファ OB5 のみをイネー ブルとし、逆に"0"の場合出力パッファ OB1 のみをイネー

4. 図面の筒単な説明

図は本発明の一実施例の一部の回路図である。
QMC … メモリセルトランジスタ、 SA1, SA2,
SA3 … センスアンプ、 OB1, OB2, OB3 … 出力パッファ、 OR … オアゲート、 REF1, REF2, REF3 … 基準電圧発生回路、 QD11, QD12, QD13, QD14, QD21,
QD22, QD23, QD24, QD31, QD32, QD33, QD34 … ダミーセルトランジスタ。

特 許 山 頌 人

笛 士 通 株 式 会 社 特許出願代理人

 弁理士
 背
 木
 朗

 弁理士
 四
 縮
 和
 之

 弁理士
 内
 田
 举
 男

 弁理士
 山
 口
 化
 之

